Der MOS 6510 überblendet die Speicherstellen 0000h und 0001h mit den CPU-internen Steuerregistern. Diese können durch normale Speicherzugriffe gelesen und geschrieben werden.

0000	7-0   MOS 6510 Data Direction Register (xx101111) Bit= 1: Output, Bit=0: Input, x=Don't Care
0001	MOS 6510 Micro-Processor On-Chip I/O Port 0   /LORAM Signal (0=Switch BASIC ROM Out) 1   /HIRAM Signal (0=Switch Kernal ROM Out) 2   /CHAREN Signal (O=Swith Char. ROM In) 3   Cassette Data Output Line 4   Cassette Switch Sense: 1 = Switch Closed 5   Cassette Motor Control O = ON, 1 = OFF 6   Undefined 7   Undefined

Pin 1 0 in I System clock signal: Bei ca. 1 MHz geniert von der VIC Pin 2 RDY I ReaDY: Bei LOW, wartet die CPU mit dem Lesezyklus bis es HIGH wird Pin 3 !IRQ I Interrupt ReQuest: Bei LOW führt die CPU nach dem aktuellen Commando einen Sprung aus (Pointer $fffe) sofern der Interrupt nicht maskiert ist. Pin 4 !NMI I Non Maskable Interrupt: Bei LOW führt die CPU nach dem aktuellen Commando einen Sprung aus (Pointer $fffa). Pin 5 AEC I Address Enable Control: Bei LOW, schaltet die CPU ihren Buszugang auf 'tri-state' zur physischen Entkopplung. Pin 6 Vcc – Supply voltage: +5V DC. Pin 7-20 A0-A13 I/O Addressbus: Adresse für Lese- oder Schreibzugriff. Pin 21 GND – GrouND: Masse (0V) Pin 22-23 A14-A15   I/O   Addressbus: Adresse für Lese- oder Schreibzugriff. Pin 24-29 P5-P0 I/O RAM/ROM-switching, kontrolliert über Adresse 0001. Pin 30-37   D7-D0 I/O Databus Pin 38 R/!W O LOW=Schreibzugriff, HIGH=Lesezugriff. Gilt nur wenn "2 out" auf HIGH ist. Pin 39 2 out O Phi2 out: Weitergabe der Taktfrequenz zur Synchronisation. Pin 40 !RES I RESet: Die CPU wird bei LOW, ausgelöst durch den NE556, in den Startzustand versetzt und beginnt bei dem Pointer $fffc.